我们在用verilog或VHDL设计数字系统时,通常有行为描述和结构描述等多种表述方式,你写的verilog或VHDL源码都会被综合器软件转化为RTL级描 [详细]
不点蓝字,何来故事? 学习SpinalHDL已有近半年,其诚然小众,但“小家碧玉”未尝不是绝代佳人。 [详细]